大奖娱乐官方网站_大奖娱乐老虎机_在线【大奖娱乐平台】

Cadence公布新一代并行电路仿真器

2008-12-16 16:23:45编辑:冀凯 关键字:Cadence  Encounter  Virtuoso  数字设计

      Cadence设计系统公司,今天宣布推出Cadence? Virtuoso? Accelerated Parallel Simulator (APS), 这是其新一代电路仿真器,具有业界常用的Virtuoso Spectre? Circuit Simulator的完整精确性,用于解决所有工艺节点中最大型与最复杂的模拟与混合信号设计。作为Cadence多模式仿真解决方案(Cadence Multi-Mode Simulation,MMSIM)7.1版的一个关键部分,这种新型仿真器结合了可靠的Cadence仿真技术以及一种突破性的并行电路解算器,并配备一个全新设计的引擎,可以高效驾驭多重处理计算平台的性能。这样的电路仿真器具有和Virtuoso Spectre Circuit Simulator一致的使用模型和精确性,实现了单线程性能的大幅改进,在多线程性能方面也有很大的可调整性。

      VirtuosoAccelerated Parallel Simulator能够为拥有几十万个晶体管的设计提高收敛容量,在多数情况下,可以将设计与验证时间从几个星期缩短到几个小时。

      “我们很高兴在市面上找到了新一代仿真器,可以满足我们对于定制数字与模拟设计(例如DC-DC转换器)的顶层仿真所需的性能,”ON Semiconductor新业务部门主管Helmut Schweiss说,“比起传统SPICE仿真器,Virtuoso Accelerated Parallel Simulator能够实现20.6倍的性能提升,这可以让我们检查并侦测众多设计问题,并满足我们紧迫的tapeout进度。这是用其他技术不可能实现的,可以消除我们在芯片验证的过程中出现的、不必要的意外。”

      Virtuoso Accelerated Parallel Simulator能够解决设计与验证大型密集式与后布局模拟以及混合信号模块与子系统的性能与容量问题,过去在仿真中解决电路结构问题一直是一个瓶颈。新的仿真器可以提供卓越的性能,对于模拟和混合信号设计的前仿和后防而言,比传统的SPICE电路仿真器要快得多。这大大提高了IC设计师的效率,可以在同一个工作日内完成绝大多数仿真工作,让原本不切实际的验证任务成为可能,让一次性芯片成功具有更高的信心保证。

      与业界的标准Virtuoso Spectre电路仿真器相比,Virtuoso Accelerated Parallel Simulator已经在数百种客户设计中得到了广泛的测试,在性能、容量,更重要的是在精确性方面获得了20多家业界领先的客户的认可。这些客户几乎已经在所有模拟与混合信号设计类型上测试了这种新仿真器,包括Phase Locked Loops, Data Converters, Memory IPs, 电源管理电路与tapeout.前的多种全芯片设计。Virtuoso Accelerated Parallel Simulator结合现代多重处理计算平台与MMSIM灵活的基于令牌式许可模型,提供了强大而节约成本的电路仿真器,全力专注于复杂的模拟设计与混合信号IC验证。

      “在我们的验证流程中提高效率,这是一个重要的要求,我们非常希望可以看到市面上出现一种新一代SPICE模拟器,能够应对我们正在创造的大型复杂设计,”Entropic Communications混合信号设计部主管Raed Moughabghab说,“我们在现有的设计中确认了Virtuoso Accelerated Parallel Simulator,比起Spectre turbo实现了2.5倍的性能提升,比起四核计算平台的Spectre更是实现了12.5倍的性能提升,我们计划将其应用于下一个设计项目。”

      这种全新的仿真器兼容现有的Cadence仿真技术,客户过去在Virtuoso定制IC平台上的投资可以继续发挥价值,可以毫无障碍地使用这种新技术。

      “在过去的8个月时间里,我们已经推出了多种引人注目的新型仿真技术,”Cadence电路仿真与物理验证产品研发部副总裁Zhihong Liu说,“在4月份,我们采用‘turbo’功能让Virtuoso Spectre Circuit Simulator实现了大幅的性能提升,两个月后,我们的RF仿真技术也实现了这种turbo性能。VirtuosoAccelerated Parallel Simulator是对我们的Virtuoso多模式仿真技术的一次重大增强,对于大型复杂模拟设计的设计团队是一种节约成本、可调整且十分可靠的解决方案, 解决了当今一些最大的设计难题与验证瓶颈。”

关键字:Cadence  Encounter  Virtuoso  数字设计

来源: 大奖娱乐官方网站世界 引用地址:/news/eda/200812/article_23124.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:阴霾笼罩电信业 雷震洲:金融危机中看3G
下一篇:Cadence公布新一代并行电路仿真器

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利

推荐阅读

Cadence Innovus助力Realtek成功开发DTV SoC解决方案

较前代解决方案,Innovus 可为28nm SoC实现更大规模设计和更高质量的结果  中国上海,2018年5月7日 – 楷登电子(美国Cadence公司,NASDAQ: CDNS)今日宣布,瑞昱半导体股份有限公司(Realtek Semiconductor Corp.)将 Cadence? Innovus? 设计实现系统用于其最新 28nm 数字电视(DTV)系统级芯片的研发并成功流片,同时成功缩小了芯片面积并降低了功耗。除了改善结果质量(QoR)之外,Innovus 设计实现系统容量更高,可支持实现更大的顶层模块,降低 SoC 顶层设计的分割区块和复杂度。    
发表于 2018-05-23 14:43:03

Cadence Innovus助力Realtek成功开发DTV SoC解决方案

较前代解决方案,Innovus 可为28nm SoC实现更大规模设计和更高质量的结果。中国上海,2018年5月7日 – 楷登电子(美国Cadence公司,NASDAQ: CDNS)今日宣布,瑞昱半导体股份有限公司(Realtek Semiconductor Corp.)将 Cadence? Innovus? 设计实现系统用于其最新 28nm 数字电视(DTV)系统级芯片的研发并成功流片,同时成功缩小了芯片面积并降低了功耗。除了改善结果质量(QoR)之外,Innovus 设计实现系统容量更高,可支持实现更大的顶层模块,降低 SoC 顶层设计的分割区块和复杂度。Realtek 亟需在紧迫的时间节点内交付更大规模、更复杂的 DTV
发表于 2018-05-08 17:51:24
Cadence Innovus助力Realtek成功开发DTV SoC解决方案

Cadence Innovus助力Realtek成功开发DTV SoC解决方案

中国上海,2018年5月7日 – 楷登电子(美国Cadence公司,NASDAQ: CDNS)今日宣布,瑞昱半导体股份有限公司(Realtek Semiconductor Corp.)将 Cadence? Innovus? 设计实现系统用于其最新 28nm 数字电视(DTV)系统级芯片的研发并成功流片,同时成功缩小了芯片面积并降低了功耗。除了改善结果质量(QoR)之外,Innovus 设计实现系统容量更高,可支持实现更大的顶层模块,降低 SoC 顶层设计的分割区块和复杂度。    Realtek 亟需在紧迫的时间节点内交付更大规模、更复杂的 DTV SoC,同时满足严格的功耗和面积目标,Innovus
发表于 2018-05-07 15:32:25

Cadence DDR5内存来了:7nm工艺、4400MHz频率!

DDR4内存目前还是绝对主流,不断被深入挖潜,频率已经突破5GHz,不过下一代DDR5也已经蠢蠢欲动了。Cadence公司今天就宣布了DDR5的全新进展,无论工艺还是频率都相当领先。目前,JEDEC标准组织正在研究下一代DDR5内存规范,已经有了初步版本,Cadence此番拿出的就是面向新规范的第一个DDR5 IP物理层接口芯片。该测试芯片采用台积电7nm工艺制造,数据率可达4400MT/s,也就是频率高达4400MHz,相比目前商用最快的DDR4-3200快了多达37.5%。为了支持Cadence DDR5 PHY物理层的验证和协作,美光也向其提供了DDR5内存初步版本的工程原型。在此之前,Rambus也曾经提到过7nm工艺下
发表于 2018-05-05 20:07:09
Cadence DDR5内存来了:7nm工艺、4400MHz频率!

Cadence PowerSI中新的曲线计算选项及应用

PowerSI本节介绍Cadence? Sigrity? 2017 PowerSI? QIR2 版本中的新增功能。S2RLGC的改进增添了新的S2RLGC功能,通用RLGC,可用于常规S参数的处理。新功能可以作用于多端口数据(例如,从单一源到多个负载)。新的GUI允许您指定哪些端口是source,哪些是sink。每类至少需要有一个。注意:先前的S2RLGC曲线查看器功能基于耦合传输线理论,仅限于2N端口S参数(例如,单源,单负载)。这个2端口S2RLGC功能在此新版本中被重新命名为传输线RLGC,并且仍然只作用于端口对。新的曲线计算PowerSI中包含以下新的曲线计算选项:max - 以两条或更多
发表于 2018-04-25 16:20:15
Cadence PowerSI中新的曲线计算选项及应用

Cadence全新Tensilica Vision Q6 DSP IP助力提升视觉与AI性能

基于全新、更快的处理器架构,第五代Vision Q6 DSP将在智能手机、监控摄像头、汽车、AR/VR、无人机和机器人领域大展身手 中国上海,2018年4月12日 – 楷登电子(美国Cadence公司,NASDAQ: CDNS)今日正式推出Cadence? Tensilica? Vision Q6 DSP。该DSP基于速度更快的新处理器架构,面向嵌入式视觉和AI技术量身打造。第五代Vision Q6 DSP的视觉和AI性能较上一代Vision P6 DSP提高达1.5倍,峰值性能下的功耗效率提高1.25倍。Vision Q6 DSP为智能手机、监控摄像头、汽车、增强现实(AR)/虚拟现实(VR)、无人机和机器人
发表于 2018-04-13 20:20:26
热门资源推荐

小广播

最新视频课程

相关热搜器件

About Us 大奖娱乐老虎机,大奖娱乐平台 客户服务 联系方式 网站地图 最新更新

站点相关: 数字电视 安防电子 医疗电子 物联网

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

大奖娱乐官方网站世界版权所有 京ICP证060456号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright ? 2005-2018 EEWORLD.com.cn, Inc. All rights reserved
2018白菜网址大全 开户送体验金68 最新送彩金网站大全 注册送68体验金 注册送白菜网